100GRDMA+NVME+RFSOC采集存储回放系统专题课程
聚焦新一代高速数据处理核心技术，带你打通“高速采集-低延迟存储-实时回放”全链路，掌握兼具高性能与灵活性的异构计算系统设计能力。
课程从RFSoC架构原理切入，逐层拆解100G RDMA网络通信、NVMe高速存储协议、多通道信号采集回放等核心模块。你将亲手完成从硬件逻辑设计到驱动开发的全流程实现：基于RFSoC搭建多通道高速信号采集前端，通过RDMA协议构建低延迟数据传输链路，结合NVMe存储引擎实现TB级数据的高速读写与实时回放，打造出一套可对标工业级标准的完整系统。
全程围绕真实场景需求展开，你将攻克高速信号完整性、时序同步、存储性能优化等行业痛点问题，掌握异构计算资源调度、系统功耗优化等进阶技巧。无论你是从事通信、雷达、测试测量等领域的资深工程师，还是渴望切入前沿技术赛道的技术开发者，都能通过这套课程建立完整的高速数据处理技术体系，具备独立设计复杂异构计算系统的能力，在技术竞争中抢占先机。
企业应用项目100G网络RDMA_NVME_RFSOC数据采集回放系统(更新中)
📂项目模块 | 📝核心功能描述 | 💡关键技术要点 |
完整解决方案总览 | 构建超高速数据采集、实时存储、精准回放的一体化系统 | 100G RDMA 高速网络传输、NVMe 固态存储、RFSOC 射频直采片上系统 |
项目一：RDMA-FPGA 100G 数据采集回放系统 | 商用 100G RDMA 网卡 + RFSOC 芯片，实现全链路数据采集、传输、存储、回放 | FPGA 逻辑开发、RDMA 网络协议、NVMe 存储协议、RFSOC 射频接口 |
关键功能 1 | RDMA 上位机采样 RFSOC 的 ADC 数据 | RFSOC ADC 高速采样、RDMA 零拷贝网络传输、上位机实时数据接收 |
关键功能 2 | RDMA 上位机回放 RFSOC 的 DAC 数据 | 上位机线性调频数据生成、RDMA 高速下发、RFSOC DAC 精准回放 |
关键功能 3 | RDMA 上位机读出 FPGA 板卡 NVMe 固态硬盘采集的裸数据 | NVMe 固态盘裸数据读取、RDMA 网络透传、上位机数据解析存储 |
关键功能 4 | RDMA 上位机写入 FPGA 板卡 NVMe 固态硬盘用户指定的裸数据 | 上位机自定义数据下发、RDMA 高速写入、NVMe 固态盘裸数据存储 |
关键功能 5 | FPGA 将 RFSOC 采集到的数据写入板卡 NVMe 固态盘（供 RDMA 调用） | RFSOC ADC 数据缓存、FPGA NVMe 控制器、固态盘高速写入、RDMA 数据共享 |
关键功能 6 | FPGA 读出板卡 NVMe 固态硬盘用户指定的裸数据，用于 DAC 驱动 | NVMe 固态盘高速读取、FPGA 数据缓存、RFSOC DAC 实时驱动、离线回放 |
NVME课程目录
📂 阶段分类 | 🔢 课节 | 📝 课程主题 | 💡 核心技能/知识点 | 🏷️ 项目归属 |
开始阶段：PCIe/NVMe 协议栈与基础架构 (协议篇) | 1 | NVMe 与 PCIe 体系结构全景解析 | PCIe 分层架构 (TL/DL/PL)、NVMe 命令集、队列机制概述 | 非 XDMA 架构 NVMe 控制器 |
2 | NVMe 设备枚举全流程详解 | 主机扫描、BAR 空间映射、能力寄存器读取 | ||
3 | PCIe Type0 配置空间架构深度剖析 | 配置头结构、ID 寄存器、命令/状态寄存器位定义 | ||
4 | MSI-X 中断结构体系与实现 | 向量表配置、中断消息格式、低延迟中断机制 | ||
5 | PCIe 空间初始化标准流程 | 链路训练 (LTSSM)、复位序列、配置空间遍历 | ||
⚙️ 第二阶段：PCIe 硬核接口与数据包处理 (硬核篇) | 6 | 核心： PCIe 硬核接收包对齐方法 | 字节对齐、边界处理、多时钟域同步、数据完整性校验 | |
7 | TLP 包解析引擎：Mrd/Mwr/CPLD/中断 | 读/写/完成包结构解析、包头提取、负载分离、状态机设计 | ||
8 | Rootport 与 Endpoint 配置空间交互 | 配置事务生成、上下游通信、参数协商机制 | ||
🗄️ 第三阶段：NVMe 管理命令与队列构建 (管理篇) | 9 | NVMe 设备核心寄存器配置详解 | CC/CSTS/IVSQ/IVCQ 寄存器、门铃 (Doorbell) 机制 | |
10 | Admin 命令架构与收发引擎构建 | Admin SQ/CQ 创建、命令提交、完成队列轮询 | ||
11 | Admin 命令：Set Features 队列特性配置 | 中断向量绑定、仲裁机制、队列大小设定 | ||
12 | Admin 命令：创建 I/O 提交/完成队列 | IO SQ/CQ 动态分配、PRP/SGL 列表准备 | ||
13 | Admin 命令：获取激活命名空间列表 | Identify Namespace 命令解析、NSID 管理 | ||
14 | Admin 命令：获取命名空间基本信息 | 容量、块大小、元数据格式读取与解析 | ||
📈 第四阶段：IO 数据通路与性能优化 (数据篇) | 15 | IO 写命令构建与提交流程 | Write 命令格式、PRP 指针链、数据流推送 | |
16 | IO 读命令构建与提交流程 | Read 命令格式、数据拉取、完成状态检查 | ||
17 | 全盘格式化：Format NVM 指令实现 | LBA 格式选择、元数据使能、安全擦除选项 | ||
18 | 性能验证： 全盘双工读写测速 | 并发读写测试、带宽计算、IOPS 统计、全双工压力测试 | ||
19 | 高阶优化： AXI DDR 乱序重排支持 | 乱序完成处理、重排序缓冲区 (Reorder Buffer)、吞吐量大化 | ||
备注 | - | 架构优势说明 | 采用非 XDMA 自研架构，原生支持 PCIe Gen4；正在调试 Gen3/Gen4 自适应接口，仅需微调即可兼容。 | |
🌐 第二阶段：支持EXFat文件系统 (扩展篇) | 20 | 支持 Gen3 PCIe 核适配 | 8.0 GT/s 速率适配、均衡器参数调整、兼容性测试 支持EXFAT | 多代际与国产化扩展 |
21 | 支持 Gen4 PCIe 核深度优化 | 16.0 GT/s 信号完整性、高级电源管理、SR-IOV 预留 | ||
22 | 国产化： 国产 FPGA PCIe 接口适配 | 适配 1-2 家主流国产芯片厂商、IP 核迁移、时序约束调整 | ||
23 | 文件系统： EXFAT 嵌入式实现 | 有限目录结构创建、二进制文件记录、簇链管理、掉电保护 |
RFSOC专题课程内容
📂 模块分类（RFSOC课程） | 🔢 课节 | 📝 课程主题 | 💡 核心技能/知识点 | 🏷️ 项目归属 |
🏗️ 开始阶段：RFSoC 硬核架构解析 (架构篇) | 1 | RFSoC 基本架构概述 | Zynq UltraScale+ MPSoC vs RFSoC 区别、RF-ADC/DAC Tile 分布、JESD204B 接口 | 射频直采 RFSoC 基本原理 |
2 | RF-ADC 内部架构深度剖析 | Sampler, Mixer, Decimator, Filter 功能详解、信号链路流向 | ||
4 | RF-DAC 内部架构深度剖析 | Interpolator, Mixer, NSM (Noise Shaping), Filter 功能详解 | ||
⚙️ 第二阶段：IP 核配置与时钟系统 (配置篇) | 3 | RF-ADC IP 核关键参数配置 | 采样率设置、抽取率 (Decimation)、复/实模式选择、数字混频配置 | |
5 | RF-DAC IP 核关键参数配置 | 插值率 (Interpolation)、插入损耗补偿、模拟输出范围配置 | ||
6 | 核心： 参考时钟与 PLL 系统设计 | 外部参考时钟要求、PLL 倍频策略、Tile 时钟分配、抖动 (Jitter) 影响分析 | ||
🌊 第三阶段：数据流架构与采集模式 (应用篇) | 7 | 实信号 (Real) 采集架构与配置 | 奈奎斯特区划分、镜像频率处理、单路数据流应用 | |
8 | 核心： IQ 正交信号采集架构与配置 | 零中频 (ZIF) 架构、I/Q 不平衡校正、复数数据流处理、频谱搬移原理 | ||
💻 第四阶段：软硬协同与控制调试 (软控篇) | 9 | Vitis API 初始化 RFSoC 全流程 | C/C++ 驱动开发、Tile 复位序列、寄存器读写、动态重配置 | |
10 | 实战：RFSoC 射频信号实时采集 | 硬件在环测试、DMA 数据传输、信号完整性验证 | ||
11 | 调试利器：RF Analyzer 使用指南 | 内置频谱仪功能、时域/频域波形观测、故障快速定位 | ||
12 | 规划神器：Frequency Planner 使用指南 | 混频产物计算、镜像频率规避、采样率/本振频率规划 | ||
🎯 第五阶段：系统级同步与校准 | 13 | 挑战： 多 Tile 同步校准方法 | SYSREF 信号作用、确定性延迟 (Deterministic Latency)、相位对齐、多通道相干接收 |
复制产品链接
长按图片保存/分享
询盘
京公网安备11022902000513号
