软件无线电通信IC课程

🟢 开始阶段：开发环境与 Verilog 基石
(基础技能培养)

(入门篇)

1

Vivado & Vitis 软件安装与配置

工具链搭建、License 管理、工程目录规范

FPGA 开发基础技能

2

Modelsim 仿真环境与库编译

联合仿真设置、仿真库编译、波形查看技巧

3

Sublime 代码编辑器配置

语法高亮、代码片段、快速开发工作流

4

Verilog 基本书写格式与规范

模块结构、注释规范、代码风格指南

5

变量类型详解 (wire/reg)

数据类型区别、位宽定义、有符号/无符号

6

赋值语句 (阻塞/非阻塞)

= vs <= 的本质区别、时序逻辑陷阱

7

运算符号与位操作

算术/逻辑/移位运算、位拼接与截取

8

条件判断语句 (if/case)

组合逻辑生成、优先级编码、性约束

9

时钟分频设计

计数器分频、奇偶分频、占空比调整

10

Top-down 模块化设计思想

层次化设计、端口映射、实例化调用

11

核心： 有限状态机 (FSM) 设计

三段式写法、状态跳转、摩尔/米利型机

🔵 第二阶段：DSP 信号处理与 HLS 加速
(上下变频/滤波器)

(进阶篇)

12

RAM IP 核调用与信号发生器

Block/RAM 分布、读写时序、基于 RAM 的波形存储

信号处理基本技能

13

PLL IP 核时钟管理

时钟倍频/分频、相位偏移、锁定状态检测

14

DDS 原理与上下变频实现

相位累加器、正弦查找表、有符号定点乘法器、混频原理

15

定点数除法器设计与优化

迭代除法、资源与时序权衡、精度控制

16

均值平滑滤波器设计

滑动窗口算法、流水线实现、噪声抑制

17

HLS 开发基础：C/C++ 语法映射

ap_int 类型、指针操作、HLS 与 RTL 思维转换

18

HLS 信号发生器与约束初探

#pragma HLS 指令、Pipeline/Unroll 优化、Testbench

19

HLS 实战： FIR 滤波器与混频器

高通/低通/带通滤波设计、HLS 生成 IP 核集成

🟡 第三阶段：AD936x 射频框架搭建
(收发机架构)

(射频篇)

20

AD936x 零中频收发器概述

架构原理、IQ 数据流、JESD204B 接口简介

AD936x 收发机框架

21

AD936x 关键参数配置实战

中心频率、采样率、RF 带宽、增益控制、数字滤波器

🟠 第四阶段：ASK 调制解调通信系统
(裸数据传输)

(通信篇)

22

ASK 调制解调项目架构

Tx/Rx 链路设计、均值滤波去噪模块

ASK 裸数据传输

23

核心： 抽样判决与位同步

眼图分析、采样点提取、位同步恢复算法

24

ZYNQ+AD936x 平台联调

PS-PL 交互、硬件在环验证、实时信号观测

25

综合： DMA+UART 用户层数据透传

AXI DMA 配置、物理层与用户层对接、端到端裸传

🟣 第五阶段：FM 广播与频谱分析
(复杂系统与可视化)

(高阶篇)

26

FM 调制解调算法与 Matlab 仿真

调频原理、频偏计算、Matlab 浮点仿真验证

FM 广播与频谱分析

27

FM 调制解调 RTL 实现与驱动

CORDIC 算法应用、DMA 数据流、PCM 音频驱动

28

 FFT 频谱分析与瀑布图

FFT IP 核使用、功率谱计算、瀑布频谱可视化显示

🌐 开始阶段：北斗卫星信号链构建
(扩频通信与算法仿真)

(算法篇)

1

北斗卫星信号概述与扩频通信案例

扩频原理 (DSSS)、CDMA 应用、北斗系统架构

北斗信号链框架与实现

2

北斗信号组成架构详解

B1I/B1C 信号结构、PRN 码生成、导航电文格式

3

本地模拟发射北斗卫星信号

基带信号生成、上变频仿真、信道建模基础

4

北斗信号帧数据构建与调制

帧同步头、数据位编排、BPSK/QPSK 调制实现

5

核心： 二维搜索捕获算法 (Matlab)

多普勒频移补偿、伪码相位搜索、捕获门限判定

6

载波环关键参数与实现原理 (Matlab)

PLL/DLL 环路滤波器设计、鉴相器算法、环路带宽

7

码片环路参数设计与实现方法

早迟码相关器、码跟踪环路、抗噪声性能分析

🧭 第二阶段：GPS 接收机 RTL 全流程
(多通道跟踪与嵌入式系统)

(RTL+OS 篇)

8

GPS 接收机架构与时基模块实现

接收机整体框图、本地时间基准、周跳处理

GPS 接收机 RTL 实现

9

载波 NCO 与混频器 RTL 实现

数控振荡器设计、正交下变频、资源优化

10

码 NCO 与码序列生成 RTL 实现

码率调整、C/A 码移位寄存器、多普勒适配

11

相关器与跟踪通道建立

并行相关器架构、I/Q 路积分清零、跟踪状态机

12

核心： 多通道基带模块与寄存器映射

多卫星并行跟踪、通道寄存器列表设计、总线接口

13

硬件平台搭建 (PL 端)

ZYNQ PL 架构设计、AXI 总线互联、中断控制器配置

14

系统级： FreeRTOS 实时操作系统搭建

任务调度、消息队列、PS 端解算任务、软硬交互

📡 第三阶段：GFSK 无线通信系统
(连续相位调制与同步)

(通信篇)

15

GFSK 调制解调原理详解

高斯滤波特性、连续相位调制 (CPM)、频谱效率

GFSK 收发机 RTL 实现

16

GFSK 发射机：帧数据构建

数据包结构、前导码设计、白化处理

17

GFSK 发射机：高斯滤波 RTL 实现

FIR 滤波器设计、相位累加、频率偏移控制

18

GFSK 接收机：鉴频鉴相器 (FDD)

差分鉴频、正交鉴相、频率误差提取

19

核心： Gardner 位同步定时恢复

插值算法、定时误差检测、闭环控制环路

20

GFSK 接收机：帧同步与数据解析

滑动相关捕获、帧头识别、误码校验、数据输出

21

综合： GFSK 系统整机集成与验证

发射/接收联调、眼图分析、误码率 (BER) 测试

🚀 开始阶段：OFDM 发射机链路 (Tx)
(协议栈与信道编码)

(发射篇)

1

OFDM 收发机基本概念与 802.11 架构

正交频分复用原理、子载波映射、CP 作用、802.11 帧结构

OFDM 高清无线图传系统
(64QAM/16QAM)

2

802.11 物理层 Matlab 仿真验证

链路预算分析、EVM 指标评估、浮点参考模型搭建

3

测试帧数据生成与 CRC 校验

帧结构设计、CRC-32 算法实现、误码检测机制

4

PLCP 子层数据字段生成

前导码 (Preamble)、Signal 域、Service 域构建

5

数据加扰器 (Scrambler) 实现

伪随机序列生成、频谱平滑、直流分量抑制

6

卷积编码 (Convolutional Code)

约束长度、生成多项式、Viterbi 编码原理

7

码率适配：删余 (Puncturing) 操作

1/2, 2/3, 3/4 码率切换、打孔矩阵设计

8

块交织器 (Interleaver) 设计

比特/符号交织、抗突发错误、地址映射逻辑

9

高阶调制： 64QAM 映射与导频插入

星座图映射、I/Q 路幅度量化、导频子载波配置

10

IFFT 变换与循环前缀 (CP) 添加

频域到时域转换、多径效应对抗、CP 长度选择

11-12

Signal 域生成与 BPSK 调制处理

速率/长度信息编码、鲁棒性传输设计、独立 IFFT 处理

13

综合： PPDU 时域帧构建

短训练/长训练序列拼接、完整数据包组装

🎯 第二阶段：OFDM 接收机同步与均衡
(核心算法攻坚)

(同步篇)

14

接收机架构概览与包检测 (Packet Detect)

能量检测、相关检测、自动增益控制 (AGC) 联动

15

粗频偏校正： 短训练序列 (STS) 应用

整数倍频偏估计、时域相关算法

16

符号定时同步： 长训练序列 (LTS) 对齐

帧起始位置判定、FFT 窗口定位

17

精频偏补偿： LTS 相位差分算法

小数倍频偏估计、残留频偏消除

18

时频转换：FFT 核心引擎实现

流水线 FFT 架构、定点化精度控制、资源优化

19

信道估计与均衡： 频域响应计算

LS/MMSE 算法、单抽头均衡器、多径信道补偿

20

相位跟踪： 导频辅助剩余频偏补偿

相位噪声抑制、闭环跟踪环路、动态信道适应

📥 第三阶段：OFDM 接收机解调解码 (Rx)
(逆向链路还原)

(解码篇)

21

Signal 域 BPSK 解调与参数解析

硬判决/软判决、速率/长度信息提取、模式切换

22-26

解交织与高阶解调 (64QAM)

逆交织地址映射、软比特 (LLR) 计算、星座图逆映射

27

解删余 (Depuncturing) 操作

软比特填充、码率恢复、Viterbi 输入预处理

28

数据解扰 (Descrambling)

自同步解扰、初始状态恢复

29

核心： Viterbi 译码器实现

蝶形运算、ACS 单元、迹深管理、良好似然译码

30

CRC 校验与数据完整性确认

误码统计、重传机制触发、有效载荷输出

🖥️ 第四阶段：系统集成与视频应用
(整机联调与优化)

(应用篇)

30

工程整体 Debug 与时序收敛优化

跨时钟域处理、流水线平衡、资源拥塞解决、时序报告分析

31

实战： H.264 视频流传输与可视化

视频码流封装、实时星座图显示、误码率监测、图传效果验证

📘 协议原理与架构

(理论基石)

1

JESD204B 标准发展与架构组成

版本演进 (Subclass 0/1/2)、分层架构 (TL/LL/PH)

高速信号采集回放系统

2

物理层建立、配置与组成原理

SerDes 链路、8b/10b 编码、Lane 映射、控制字符

⚙️ 链路与同步机制

(核心难点)

3

接口建立同步流程与仿真环境搭建

CGS/ILAS 状态机、多器件同步、Testbench 构建

4

参考时钟与 SYSREF 解决方案

LMK04828 时钟树设计、SYSREF 对齐、确定性延迟

📻 射频系统实战

(综合应用)

5

AD9371 射频信号采集回放方案

宽带收发器架构、JESD204B 接口配置、IQ 数据流

6

实战： OFDM 调制发射与频谱 Logo 显示

数字上变频 (DUC)、OFDM 调制算法、频谱可视化

🏗️ 开始阶段：RFSoC 硬核架构解析
(ADC/DAC 内部机理)

(架构篇)

1

RFSoC 基本架构概述

Zynq UltraScale+ MPSoC vs RFSoC 区别、RF-ADC/DAC Tile 分布、JESD204B 接口

射频直采 RFSoC 基本原理
至
多通道同步

2

RF-ADC 内部架构深度剖析

Sampler, Mixer, Decimator, Filter 功能详解、信号链路流向

4

RF-DAC 内部架构深度剖析

Interpolator, Mixer, NSM (Noise Shaping), Filter 功能详解

⚙️ 第二阶段：IP 核配置与时钟系统
(核心参数与 Clocking)

(配置篇)

3

RF-ADC IP 核关键参数配置

采样率设置、抽取率 (Decimation)、复/实模式选择、数字混频配置

5

RF-DAC IP 核关键参数配置

插值率 (Interpolation)、插入损耗补偿、模拟输出范围配置

6

核心： 参考时钟与 PLL 系统设计

外部参考时钟要求、PLL 倍频策略、Tile 时钟分配、抖动 (Jitter) 影响分析

🌊 第三阶段：数据流架构与采集模式
(实信号 vs IQ 正交)

(应用篇)

7

实信号 (Real) 采集架构与配置

奈奎斯特区划分、镜像频率处理、单路数据流应用

8

核心： IQ 正交信号采集架构与配置

零中频 (ZIF) 架构、I/Q 不平衡校正、复数数据流处理、频谱搬移原理

💻 第四阶段：软硬协同与控制调试
(Vitis API & Tools)

(软控篇)

9

Vitis API 初始化 RFSoC 全流程

C/C++ 驱动开发、Tile 复位序列、寄存器读写、动态重配置

10

实战：RFSoC 射频信号实时采集

硬件在环测试、DMA 数据传输、信号完整性验证

11

调试利器：RF Analyzer 使用指南

内置频谱仪功能、时域/频域波形观测、故障快速定位

12

规划神器：Frequency Planner 使用指南

混频产物计算、镜像频率规避、***采样率/本振频率规划

🎯 第五阶段：系统级同步与校准
(多通道一致性)

13

挑战： 多 Tile 同步校准方法

SYSREF 信号作用、确定性延迟 (Deterministic Latency)、相位对齐、多通道相干接收

⚡ 单沿源同步接口实战

(基础攻坚)

1

案例： CYCUSB3014 USB3.0 接口时序优化

延迟参数获取：PCB 盲估经验 vs 实测数据
约束调优：Input/Output Delay 精细计算
物理优化：Pblock 布局、原语应用解决资源拥塞冲击

高阶时序分析收敛实战

解决高速接口在资源紧张下的时序违例

• 芯片特性与原语组合技巧
• 上板实测验证与闭环调试

🔄 双沿源同步接口实战

(进阶攻坚)

2

案例： AD9361 (LVDS DDR) & AD9253 多速率接口

多速率场景：2:1 (AD9361) 与 8:1 (AD9523/AD9253) 串并比约束
复杂延迟：DDR 接口双向延迟建模与盲估
资源冲突：利用 Pblock 隔离关键路径，解决布线拥塞

攻克 DDR 采样与多芯片协同的时序难题

• U+ 系列芯片 LVDS 接口参数提取
• 双沿采样建立/保持时间余量优化

🏗️ 中规模系统级收敛

(系统优化)

3

案例： XC7K020 (70% 资源占用) 全项目收敛

全局梳理：同步/异步时钟域划分、CDC 约束策略
报告解读：定位 Max Fanout, Net Delay, Logic Delay 瓶颈
代码级优化：
- 高扇出网络重构 (Max Fanout)
- 长走线逻辑重组 (Net Delay)
- 关键路径逻辑流水线化 (Logic Delay)

掌握从 RTL 代码层面解决时序问题的核心技法

• 综合工具局限性分析与人工干预
• 时序报告深度挖掘技巧

🚀 超大规模芯片攻坚

(挑战)

4

案例： VU13P (>50% 资源占用) 收敛

拥塞分析：超大资源布线拥塞成因与解决策略
逻辑复杂度：读懂 Logic Complexity 报告定位热点
物理约束进阶：
- Pblock 分区规划关键路径
- SLR 跨片时序设计与优化 (Super Logic Region)

解决 UltraScale 架构下的跨 Die 传输与全局拥塞

• 多 Die 芯片 (SLR) 时序特性理解
• 大规模工程的布局布线策略