使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第二十二讲)

LVGL (Light and Versatile Graphics Library) 提供了一个名为 lv_menu 的组件，用于实现嵌套的菜单系统，它可以轻

使用DDR4控制器实现多通道数据读写(二十二)

一、      概述在之前我们把dds产生的两个sin波形存储到了ddr4中，接下来需要使用ddr4的读指令将两种波形读取出来。之前写ddr4的功能由0通道和1

LVDS系列22：Xilinx 7系ISERDESE2原语（三）

本节进行ISERDESE2的仿真验证；对原语常用的的NETWORKING模式的SDR、DDR、级联操作进行仿真； 高速串行时钟和分频时钟的关系为：SDR模式：

使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第二十一讲)

Tabview（选项卡）对象可用于组织选项卡中的内容。选项卡对象是由其他控件组件而成的：·         主容器：Base Widget。·        

使用DDR4控制器实现多通道数据读写(二十一)

一、      概述在上一章节讲述了使用两个dds产生不同频率的sin波形，通道0为2MHz,通道1为5MHz，截取一部分dds产生的sin波形，并写入到ddr

LVDS系列21：Xilinx 7系ISERDESE2原语（二）

后面都只讲解网络接口类型的调用，因为内存接口相关的类型，一般都是MIG核直接调用，且内存接口调用需要实现复杂的DDR时序规则l  ISERDESE2参数介绍：参

使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第二十讲)

这一期将讲解lvgl中进度条的使用，进度条部件有一个背景和一个指示器。指示器相对于背景的长度显示了进度条的当前值。如果部件的宽度小于其高度，就可以创建垂直的进度

使用DDR4控制器实现多通道数据读写(二十)

一、      概述经过前几个章节的介绍，关于DDS配置和用法已经了解，并可以通过aclken来控制何时输出波形，在本章节，我们使用两个通道同时储存两种波形，由

LVDS系列20：Xilinx 7系ISERDESE2原语（一）

Xilinx 7系FPGA bank的io单元如下：Hr bank比hp bank少odelaye2组件，两者的idelaye2组件后面，都有iserdese2

使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十九讲)

为列表元素添加事件的原理就是利用返回值的对象值设置每行的事件，以下是我利用列表元素以及按键制作的样式，点击按键删除列表元素： 通过添加按键行为以及回调函数，实现

HDMI数据的接收发送实验（十九）

一、    概况经过时钟的动态相位偏移后，此时的10bit数据已经正确。这10bit数据为并行数据（8位数据 + 2位编码信息）。需要对接收到的并行数据进行解码

LVDS系列19：Xilinx Ultrascale系I/ODELAYE3级联（二）

Ø  级联的仿真验证：关于延迟线的延迟量设置，使用TIME模式时，DELAY_VALUE参数设置为一致，FIXED模式每级设置相同延时，VAR_LOAD和VAR